直流稳压电源电源的PCB设计要点

1.串扰和阻抗控制

来自邻近信号线的耦合将导致串扰的发生，并改变信号线的※阻抗。对相邻的平行信号线进行耦合分析，可以确定直流稳压电源信号线之间或各类信号线之间的安全或预期间距（或者平行布线长度）。比如，欲将时钟到数据信号节点的串扰限制在100mv以内，使信号布线保持平行，可以通过计算↘或仿真，找到在任何给定布线层上信号之间的最小允许间距。同样，如果设计⊙中包含重要的阻抗节点（或者是时↑钟，或者是专用高速内存架构），就必须将布线放♂置在一层（或若干层）上以得到期望的▆阻抗。

2.重要的高速节点

延迟和◣时滞是进行时钟布线时必须考虑的关键因素。因为∑时序要求严格，这种节点通常必须采用端接器件才能达到最佳的信号完整性质量。要预先确定●这些节点，同时将调节元ξ器件放置和布线所需要的时间〓加以计划，以便ξ　调整信号完整性的设计指标。